Công nghệ vi điện tử - Kỹ thuật hàn dây và hàn chíp (Tiếp theo phần II)

Nhằm tạo điều kiện thuận lợi cho khách hàng khi lựa chọn các mặt hàng phù hợp với nhu cầu, chúng tôi xin đưa ra dưới đây một vài kiến thức cơ bản của công nghệ hàn dây và chíp do West Bond phát triển.

Kiến thức cơ bản về công nghệ hàn.

1. Kỹ thuật hàn dùng siêu âm (Ultrasonic Technique)

Kỹ thuật hàn sử dụng siêu âm gồm hai lớp vật liệu dưới xung siêu âm. Tần số siêu âm cộng với lực nén tạo ra nhiệt sinh ra do cọ sát ở điểm đầu hàn tiếp xúc với mối hàn. Westbond sử dụng một bộ phát siêu âm kênh đôi, K~Sine môđen 27-EC, có độ dài ½ bước sóng, hoạt động ở tần số 63 KHz với công suất cỡ và được điều khiển bởi một vi xử lý (Motorola 68000, bộ nhớ 256 KB). Thời gian phát xung và công suất xung được kiều chỉnh ở mặt trước của máy.

2. Kỹ thuật hàn dùng nhiệt (Eutectic Technique)

Kỹ thuật hàn tiên tiến này dựa trên việc sử dụng vật liệu hàn tạo ra hợp kim cùng tinh ở một điều nhiệt độ đặc biệt nào đó. Các hệ như Au-Si, Au-Sn hoặc Pd-Si thường được sử dụng rộng rãi trong kỹ thuật này. Ví dụ, hỗn hợp Au-Si, đầu tiên người ta phủ một lớp vàng với độ dầy phù hợp lên trên một trong hai phiến cần hàn. Lớp Si có thể nhận từ phiến silíc hoặc bằng cách tạo màng. Ở nhiệt độ eutectic 3630C, hợp kim lỏng Au-Si (3%-97%) được hình thành. Nhiệt độ hàn thực chất cao hơn cỡ 10°C so với nhiệt độ eutectic dẫn đến sự liên khuếch tán giữa chất rắn và chất lỏng ở bề mặt phân cách. Hợp kim eutectic sau đó hoá rắn và được làm lạnh.

3. Kỹ thuật hàn dây Dẹt-Dẹt (Wedge-Wedge Wire Bonding)

Dưới tác dụng của xung siêu âm và lực nén, dây hàn bị nén Dẹt và dính vào điểm hàn (hình a).

(a) Kỹ thuật hàn dẹt

4. Kỹ thuật hàn Tròn – Dẹt (Ball-Wedge Wire Bonding)

Trong kỹ thuật này, một đầu mối hàn được cố định, dây hàn được làm nóng chảy và tạo hình dưới dạng cầu. Mối hàn thứ hai được ép và tạo hình dưới dạng dẹt (hình b).

(b) Kỹ thuật hàn tròn – dẹt

Công nghệ hàn dây - Những điều cần chú ý

Đầu hàn Vị trí Lực kẹp Tính chất Khả năng hàn Điều kiện bề mặt hàn Bề mặt địa lý Diện tích bề mặt hàn	Đế hàn Nhiệt độ Khả năng truyền nhiệt Độ cứng Môi trường hàn Độ ổn định Độ chính xác của phép định vị Sự đồng hoá
Dây hàn Kích thước dây Loại dây Chịu tải của dây (tải làm đứt dây) Sự kéo dài Độ tinh khiết (vật liệu làm dây) Độ đồng đều Vặn/Xoắn Điều kiện bề mặt Khả năng hàn	Mối hàn Sự hình thành mối hàn tròn Sự hoàn tinh của dây hàn Tiếp xúc Đầu hàn/Dây hàn Hình thái bề mặt Quy trình hàn tối ưu Vị trí hàn Độ xoắn dây Tiếp xúc liên kim loại Thời gian/ Nhiệt độ làm việc Điều kiện bề mặt tiếp xúc của mối hàn Hiệu suất hàn
Máy hàn Sự chuẩn hoá máy Quy trình hàn tối ưu Kỹ năng của người vận hành Hiệu suất hàn Thời gian Nhiệt độ Năng lượng siêu âm Sự đồng bộ hoá Khả năng hàn Áp suất lúc hàn	Bề mặt hàn Độ sạch của kim loại Độ đồng đều của kim loại Bề dầy của lớp kim loại Độ sạch bề mặt Hình thái bề mặt Khả năng hàn kim loại Thời gian sau khi hàn kim loại/Nhiệt độ hàn

Read More

Công nghệ vi điện tử - Kỹ thuật hàn dây và hàn chíp (Phần II)

Như đã nói ở phần trước, IC sau khi được chế tạo nằm trên tấm silion, được cắt ra và gắn lên trên các thành phần mạch tích hợp. Lúc này mỗi chíp đơn được gọi là DIE (tạm gọi là chíp trần). Trong ảnh là một chíp trần của một cấu trúc MOS (Metal-Oxide-Semiconductor), một cấu trúc transistor rât phổ biến trong chế tạo vi mạch điện tử, (nguồn www.vlsi.uwaterloo.ca) – các chân chíp bằng Au hoặc Al màu sáng ở phía ngoài. Rõ ràng những thiết kế rất nhỏ với mỗi chiều khoảng 1 mm đến vài trăm micrô-mét, việc nối dây cho các chíp này để lấy tín hiệu ra là điều không dễ dàng chút nào. Để hiểu thêm về phần này chúng tôi xin trình bày một chút hiểu biết của mình để bạn đọc chia sẻ. Công nghệ thay đổi hàng tháng, hàng tuần thậm chí hàng ngày, mô tả toàn bộ quá trình đóng vỏ trong một vài trang giấy là điều không thể. Ở bài này chúng tôi chỉ mạn phép được đưa ra những thông tin đơn giản nhất trong quá trình đóng vỏ chíp đó là hàn chíp và hàn dây. Để có thể nối dây, cấp nguồn cho chíp hoạt động (nghĩa là có chíp thành phẩm) chúng ta phải đi qua các công đoạn: 1. Hàn chíp trần (die attach); 2. Hàn dây (wire bonding); 3. Kiểm tra chất lượng của mối hàn (pull test). Như vậy có thể hiểu đây là ba bước cơ bản để chúng ta có thể "giao tiếp được với chip một cách dễ dàng".

Hàn chíp trên đế(Die attach)

Chíp trần, sau khi cắt rời khỏi tấm silicon, được xếp vào trong các khay và sau đó được hàn trên các khung chế tạo sẵn (leadframe-ảnh bên là Leadframe của Alcatel Microelectronics) mà thông qua đó chúng ta có thể tháo lắp chíp trên các mạch điện tử một cách dễ dàng . Ở công đoạn này mỗi nhà sản xuất sẽ lựa chọn cho mình những dây truyền công nghệ phù hợp với công suất sản xuất cũng như khả năng kinh tế. Trừ những nhà chế tạo lớn, phần lớn các công ty nhỏ và vừa thường lựa chọn các thiết bị hàn die nhân công (manual) hoặc bán tự động. Ở công đoạn này, chíp trần được gắp bằng bút chân không hoặc kẹp chân không (ảnh). Kỹ thuật này cho phép giữ chíp một cách chắc chắn đồng thời không làm tổn hại đến bề mặt chíp.

Ở một số thiết bị (như của hãng WESTBOND), kỹ sư chế tạo máy đã tích hợp thêm một động cơ vào đầu gắp chân không, cho phép đặt chíp vào đúng vị trí của leadframe bằng cách chỉnh méo dưới kính hiển vi quang học hoặc CCD camêra. Hai kỹ thuật thường được sử dụng để gắn die lên trên leadframe đó là kỹ thuật eutectic và kỹ thuật dùng keo dính.

(Ảnh bên: Quá trình gắn chíp bao gồm – nhặt chíp lên bằng bút chân không, định vị và hàn)

Kỹ thuật hàn dùng chất keo dính - ở kỹ thuật này người ta hay sử dụng các hợp chất có tính chất bám dính tốt như polyimide, epoxy hoặc keo bạc làm vật liệu hàn khi gắn chíp lên leadframe. Sau khi xác định được vị trí tương thích giữa die và cấu hình trên leadframe, die sẽ được đẩy ra khỏi bút chân không, nén lên trên bề mặt của epoxy và quá trình hàn kết thúc.

Kỹ thuật hàn eutectic, thường được ứng dụng trong đóng gói kín, sử dụng hợp kim cùng tinh để gắp die lên trên leadframe. Kỹ thuật hàn tiên tiến này dựa trên việc sử dụng vật liệu hàn tạo ra hợp kim cùng tinh ở một điều nhiệt độ đặc biệt nào đó, và điểm nóng chảy của hợp kim thường thấp hơn khi nó ở dạng kim loại đơn lẻ. Hợp kim Au-Si, Au-Sn hoặc Pd-Si thường được sử dụng rộng rãi trong kỹ thuật này. Để gắn được die lên leadframe đầu tiên người ta phủ một lớp vàng với độ dầy phù hợp lên trên bề mặt leadframe hoặc die).

Trong quá trình hàn, nhiệt độ cao sẽ làm khuếch tán các phân tử silic từ bề mặt die lên lớp vàng của leadframe, tạo ra cùng tinh Au-Si (ví dụ, hợp kim Au-Si với 2.85% Au có điểm nóng chày ở 3630C). Khi hàn người ta sẽ nâng nhiệt độ cao hơn T_m một chút, thường là cỡ 10°C so với nhiệt độ eutectic dẫn đến sự liên khuếch tán giữa chất rắn và chất lỏng ở bề mặt phân cách. Hợp kim eutectic sau đó hoá rắn và được làm lạnh. Hợp phần, điểm cùng tinh của một một số hợp kim được liệt kê trong bảng dưới đây.

Bảng 1 – Hợp phần và điểm nỏng chảy của một số hợp kim được gắn sẵn trên leadframe

Hợp phần	Nhiệt độ (C)
	Thể lỏng	Thể rắn
80% Au, 20% Sn	280	280
92.5% Pb, 2.5% Ag, 5% In	300	-
97.5% Pb, 1.5% Ag, 1% Sn	309	309
95% Pb, 5% Sn	314	310
88% Au, 12% Ge	356	356
98% Au, 2% Si	800	370
100% Au	1063	1063

Để tối ưu hoá việc hàn chíp, người ta đưa thêm vào chế độ 'mài' được thực hiện bởi một bộ phát siêu âm, tác dụng lên trên cần hàn, dao động với biên độ cỡ vài micrô-mét. Điều này làm tăng độ cọ xát giữa chíp với lớp vàng trên leadframe làm cho quá trình tạo cùng tinh diễn ra dễ dàng hơn.

Đến đây, chip đã được gắn chắc chắn trên bề mặt của leadframe, điều chúng ta cần làm hiện nay là nối dây từ chân các chíp này ra chân của leadframe.

Kỹ thuật hàn dây (wire bonding)

Không giống như hàn dây thiếc trên các linh kiện điện tử, hàn dây chíp là một việc làm đòi hỏi tính kiên nhẫn và sự hiểu biết về cấu trúc IC. Vật liệu hàn ở đây thường là hợp kim Au hoặc Al có đường kính mặt cắt ngang tiêu chuẩn cỡ 25 micromét, Có hai phương pháp gắn sợi dây lên những mối hàn vô cùng nhỏ bé đó là: phương pháp hàn ép nhiệt (thermocompression bonding - TC) và phương pháp hàn dùng diêu âm (ultrasonic bonding- US).

Phương pháp TC được phát triển tại phòng thí nghiệm Bell (Hoa Kỳ) phục vụ cho ngành vi điện tử từ 1957, và mãi đến những năm 1960 mới được thay thế bằng phương pháp hàn dùng siêu âm. Phương pháp hàn TC dùng lực nén khi hàn, nhiệt độ cao trong điều kiện chân không hoặc khí trơ (N₂, hoặc Ar) để tạo ra mối hàn.

Kỹ thuật hàn dùng siêu âm (Ultrasonic Technique)

Mối hàn, trong phương pháp này, nhận được nhờ tương tác của các yếu tố: lực chân không, áp suất, nhiệt độ và thời gian. Khi hàn, dây hàn được đặt lên trên mối hàn (bonding pad). Tần số siêu âm cộng, lực nén cộng với sự cọ sát ở điểm đầu hàn tiếp xúc với mối hàn đầu tiên làm sạch điểm tiếp xúc giữa hai vật liệu cần hàn (tẩy bỏ lớp oxít bề mặt) sau là làm tăng nhiệt độ ở khu vực đó dẫn đến có sự khuếch tán vào nhau giữa các vật liệu. Ví dụ máy hàn của công tyWESTBOND sử dụng một bộ phát siêu âm kênh đôi, hoạt động ở tần số 63 KHz được điều khiển bởi vi xử lý Motorola 68000 cho các loại máy hàn nhân công (hay vi xử lý Intel Pentium IV theo hệ điều hành Microsoft Windows® XP Professional cho các loại máy hàn tự động), thời gian phát xung và công suất xung có thể thay đổi một cách đơn giản, biên độ dao động ở chế độ cọ sát (scrubs mode) cỡ vài chục micromet xung quanh vị trí cần hàn. Trong kỹ thuật hàn dùng siêu âm, hình dạng mối hàn sẽ quy định cấu hình của đầu hàn – đó là các phép hàn tròn (ball bonding – mối hàn có dạng cầu) và phép hàn dẹt (wedge bonding – mốt hàn có dạng dẹt). Dưới tác dụng của xung siêu âm và lực nén, dây hàn bị nén dẹt và dính vào điểm hàn.

Mối hàn dẹt

Mối hàn tròn

Trong kỹ thuật hàn tròn, trước tiên người ta phải tạo ra đầu dây hàn thành dạng hình cầu bằng cách đưa qua bên dưới đầu dây một thanh quệt, độ chênh lệch cao về điện thế giữa thanh quệt này với đầu dây sẽ tạo ra một tia lửa điện một đầu mối hàn được cố định, dây hàn được làm nóng chảy và tạo hình dưới dạng cầu. Sau đó kim hàn được mang đến bề mặt hàn được gia nhiệt tạo ra mối hàn thứ nhất. Mối hàn thứ hai được hoàn thành giống như ở kỹ thuật hàn dẹt. Kỹ thuật hàn tròn có ưu điểm là cho phép hàn trên những IC có kiến trúc phức tạp, nhiều lớp vì sau mối hàn thứ nhất, người kỹ sư có thể quay sợi dây hàn theo hướng anh ta muốn mà không sợ làm đứt dây hàn, đồng thời phương pháp đi dây ở kỹ thuật hàn tròn là theo chiều thẳng đứng (90°) sẽ tránh được hiện tượng đứt dây khi hàn.

Ngoài hai kỹ thuật trên còn có nhiều kỹ thuật khác như Flip-Chip (hàn lật), hoặc TAB (Tape-automated bonding - thuật ngữ mà kỹ sư Việt Nam hay dùng là: chíp dán). Chúng tôi hy vọng sẽ được giới thiệu vào một dịp khác.

Kiểm tra mối hàn (Pull Test)

Để đảm bảo chất lượng mối hàn người kỹ sư luôn phải kiểm tra xem tiếp xúc giữa dây hàn và mối hàn có tốt hay không. Phương pháp kiểm tra mối hàn thông dụng nhất là phương pháp kéo (Pull Test). Một móc được đưa vào dưới sợi dây hàn giữa hai mối hàn, môtơ – dưới điều khiển của vi xử lý – sẽ kéo móc câu này lên với lực tác dụng có thể thay đổi được. Dữ liệu lối ra trên máy tính sẽ cho người kỹ sư biết được mối hàn có tốt hay không.

Hai chế độ kiểm tra có thể sử dụng ở đây là chế độ phá huỷ (còn gọi là destruct) và không phá huỷ (còn gọi là non-destruct) mẫu. Ở chế độ kiểm tra không phá huỷ mẫu, dựa vào lực liên kết mối hàn trên những vật liệu biết trước như Au hoặc Al, người ta sẽ đặt lực kéo vào móc câu với giá trị nhỏ hơn lực làm đứt mối liên kết đó.

Những công đoạn tiếp theo là đóng vỏ trong môi trường chân không hoặc khí hiếm (trong giai đoạn này, chúng ta có thể sử dụng các sản phẩm như của công ty Polaris), kiểm tra độ ổn định của chíp và một số công đoạn thử nghiệm khác trước khi đưa vào sử dụng.

Thay cho lời kết

Với hai bài viết ngắn ngủi tác giả hy vọng sẽ mang đến cho quý độc giả một cái nhìn tương đối tổng quan về công nghệ chế tạo chíp – từ phiến silicon đến việc hàn dây đóng vỏ. Công nghệ cao này không phải là điều mơ ước mà đã trở thành hiện thực tại Việt Nam, trước kia là nhà máy Z181, nay là sự hiện diện của những công ty khổng lồ trong lĩnh vực này như Intel, HonHai – Foxconn…. Sự xuất hiện của rất nhiều nhà phân phối trong lĩnh vực này như công ty ACROSEMI (www.acrosemi.com), WESTBOND, SEMICONDUCTOR EQUIPMENT, AMI-PRESCO, POLARIS, hoặc NEUTRONIX-QUINTEL cho thấy nghành công nghiệp này đang là ngành mang lại nhiều lợi ích cho tất cả các bên tham gia. Chúng tôi cũng hy vọng nhận được sự chia sẻ của quý bạn đọc.

Mai Tuỳ Phong

Read More

Công nghệ vi điện tử – Từ phiến silicon đến chíp thành phẩm (Phần I)

Năm 2006, Intel quyết định đầu tư 1 tỷ đôla Mỹ vào Việt Nam để xây dựng nhà máy đóng gói và kiểm tra chất lượng chíp tại Khu Công nghệ cao Sài gòn (www.shtpvn.org) sau đó Công ty này đã quyết định nâng số vốn đầu tư lên 2 tỷ đô la Mỹ, và nhà máy của Intel đã chính thức được khởi công ngày 28/3/2007. Tập đoàn Hồng Hải (Hon Hai Precision Industry Co., Ltd.), tên thương mại là Foxconn rót số vốn lên đến 5 tỷ đô vào hai tỉnh Bắc Ninh và Bắc Giang về công nghệ vi điện tử thì sự quan tâm của xã hội Việt nam dành cho ngành công nghệ này cũng trở nên sôi động hơn bao giờ hết, điều này cũng cho thấy có sự dịch chuyển về thị trường lao động tại Việt Nam từ gia công, giản đơn đến lao động đòi hỏi chất xám và sự đầu tư bài bản. Loạt bài viết này sẽ dành để mô tả cho độc giả có cái nhìn rõ ràng hơn về ngành công nghệ này. Ở phần đầu tiên chúng tôi sẽ giới thiệu sơ lược về công nghệ vi điện tử được tiến hành trong phòng sạch (clean room).

Từ những cuối những năm 1960 các mạch điện tử được cải thiện một cách rõ rệt cả về hiệu năng, về chức năng và độ ổn định khi tích hợp các vi bóng bán dẫn trên một chíp. Điều này đảm bảo cho việc hạ giá thành sản phẩm, tăng công suất sản xuất. Và đó cũng chính là kết quả của cuộc cách mạng thông thông tin. Từ đó tới nay mật độ tổ hợp của bóng bán dẫn đã tăng lên nhanh chóng đặc biệt với sự hỗ trợ của của công nghệ chân không, cơ khí chính xác, quang học, ngành công nghệ vi điện tử vẫn là ngành công nghệ làm thay đổi thế giới. Tấm silicon - vật liệu ban đầu dùng trong ngành công nghệ vi điện tử là các phiến silicon (silicon wafer) có bề dày cỡ 400 micro-mét với đường kính khác nhau (tấm silicon có đường kính lớn nhất mà người ta có thể chế tạo là 12 inch, nghĩa là tương đương một chiếc piza lớn). Tấm silicon có đường kính càng lớn thì càng khó chế tạo, thiết bị dành cho công nghệ tấm lớn càng tốn kém nhưng số linh kiện thu được trên một tấm lại được nâng cao.

Phòng sạch - Mọi quá trình công nghệ chế tạo mạch tổ hợp được tiến hành trong phòng sạch. Đó là nơi con người cần phải xử lý các thông số môi trường như nhiệt độ, độ ẩm và lưu thông khí sao cho số hạt bụi có trong một đơn vị thể tích là nhỏ hơn rất nhiều so với môi trường bình thường. Độ sạch của phòng sạch khi được chế tạo phải tuân thủ những tiêu chuẩn ISO khác nhau (từ ISO 1 đến ISO 9 trong đó ISO 1 có độ sạch cao nhất tương đương với 10 hạt bụi kích thước nhỏ hơn 0.1 micron trong một phút khối) độ sạch càng lớn thì chi phí vận hành càng tốn kém. Độc giả có thể tham khảo những phòng sạch loại này tại Intel Coporation hoặc AMD.

Xử lý bề mặt - đó là viiệc đầu tiên người làm công nghệ cần thực hiện trong phòng sạch. Công đoạn làm sạch bề mặt phiến (silicon) thường được thực hiện nhờ các axit mạnh, các chất có tính ôxi hoá như HNO3, H2SO4 H2O2 và HF. Việc xử lý bề mặt sẽ giúp chúng ta loại bỏ những tạp vô cơ, hữu cơ hoặc sai hỏng trên bề mặt tấm silicon trước khi chuyển nó vào những bước công nghệ tiếp theo.

Ôxi hoá - trong quá trình chế tạo mạch tích hợp người ta thường phải dùng lớp SiO2 trên bề mặt tinh thể Si.. Lớp SiO2 này có hệ số dãn nở nhiệt gần bằng hệ số giản nở nhiệt của Si, với hằng số điện môi ~ 4, có tác dụng bảo vệ bề mặt các linh kiện bán dẫn dưới tác dụng của môi trường bên ngoài, che chắn bề mặt Si trong quá trình khuếch tán định xứ các tạp chất như P và B. Ngoài ra lớp SiO2 còn được sử dụng làm cực (gate) cửa cho bóng bán dẫn (transistor). Có nhiều phương pháp tạo ra lớp SiO2 nhưng phương pháp được sử dụng rộng rãi nhất để nhận lớp SiO2 là phương pháp ôxy hoá ở nhiệt độ cao (khoảng 10000C -11000C).

Khuếch tán - là kỹ thuật được sử dụng trong công nghệ bán dẫn để tạo các vùng chuyển tiếp của transitor. Có nhiều phương pháp để khuếch tán tạp tạo vùng chuyển tiếp P-N khác nhau như phương pháp khuếch tán ở nhiệt độ cao, phương pháp cấy ion... Tuỳ thuộc vào đế silicon và mục đích của việc pha tạp người làm công nghệ sẽ phải dùng hai loại tạp phổ biến nhất là Boron (B) hoặc phốtpho (P) cho quá trình này.

Quang khắc (photolithography) - là tập hợp các quá trình quang hoá nhằm tạo ra các chi tiết trên bề mặt phiến silicon có kích thước và hình dạng giống như thiết kế. Để làm được điều này cần phải có những bộ mặt nạ (mask), chất cảm quang (photoresist) nguồn sáng UV và dung dịch hiện hình (developer). Mặt nạ thường là một tấm thuỷ tinh hữu cơ được phủ một màng crôm trên đó khắc hoạ những chi tiết phù hợp với thiết kế của cảm biến hoặc mạch tích hợp (IC).

Người ta phủ lên trên bề mặt phiến silicon có tính chất nhậy sáng đặc biệt gọi là chất cản quang (photoresist) – thường được gọi là chất cảm quang. Chất cảm quang phải bảo đảm hai tính chất: - Nhậy quang; - Bền vững trong các dung môi axít hoặc kiềm. Chất cảm quang có nhiệm vụ là lớp bảo vệ có hình dạng cần thiết cho bề mặt khỏi bị tác dụng của các dung môi hoá học. Người ta phân loại cảm quang thành cảm quang dương và cảm quang âm dựa vào cơ chế phản ứng xẩy ra trong cảm quang khi bị chiếu sáng và sự thay đổi tính chất trong quá trình chiếu sáng. Cảm quang âm khi bị chiếu sáng trở nên không bị hoà tan trong các dung môi tương ứng. Còn các cảm quang dương thì ngược lại, khi bị chiếu sáng sẽ hoà tan trong các dung môi.

Dung dịch hiện Developer cho phép hiện hình những chi tiết tạo ra trên lớp cảm quang do tác dụng của nguồn UV. Quá trình này giống như quá trình rửa ảnh trong kỹ thuật nhiếp ảnh. Ở mặt nạ đầu tiên quá trình quang khắc được thực hiện khá đơn giản: đặt phiến silicon lên gá, thiết lập các điều kiện cần thiết như chân không, khí nén, chế độ tiếp xúc, công suất UV, thời gian chiếu sáng … và chiếu sáng. Tuy vậy để chế tạo một mạch tổ hợp người ta phải dùng tới nhiều bộ mặt nạ khác nhau. Để các chi tiết trên mặt nạ, trên phiến silicon của lần chế tạo trước đó (với một mặt khác trong cả bộ) trùng khít lên những chi tiết của mặt nạ hiện tại người ta phải dùng một kỹ thuật gọi là kỹ thuật đồng chỉnh (so mask hay mask aligner). Kỹ thuật này được thực hiện thông qua những dấu hiệu gọi là dấu so (mask marks) với sự trợ giúp quang học (kính hiển vi, CCD camêra…) và hệ vi chỉnh cơ khí theo các chiều X,Y và chỉnh méo. Thông qua những dấu so đặc biệt này người ta có thể chắc chắn được rằng mọi chi tiết trên phiến silicon nhận được từ các mặt nạ khác nhau là trùng khít lên nhau. Trong quá trình chế tạo photođiốt chúng ta sẽ sử dụng một bộ 03 mặt nạ.

Hiện nay mật độ bóng bán dẫn trên một chíp ngày một tăng nên ngoài kỹ thuật quang khắc còn nhiều kỹ thuật khác cho phép khắc lên trên lớp cảm quang những chi tiết với độ phân giải và mức độ tinh vi tốt hơn rất nhiều như kỹ thuật e-beam lithography (kỹ thuật khắc dùng chùm điện tử), hoặc tia X.

Ăn mòn - trong cộng nghệ vi điện tử trên cơ sở silicon là một kỹ thuật rất hay được sử dụng. Có hai phương pháp ăn mòn chính là : ăn mòn ướt và ăn mòn khô.

Ăn mòn ướt - Đây là kỹ thuật thông dụng nhất trong công nghệ bán dẫn. Ngay từ công đoạn phiến vừa mới được cưa ra khỏi thỏi silion từ nhà máy sản xuất phiến, các hóa chất đã được sử dụng để mài nghiền và đánh bóng cuối cùng chúng ta thu được một tấm silicon phẳng và nhẵn. Đối với những thiết bị đơn lẻ hoặc mạch tích hợp có kích thước đủ lớn (> 3 µm), hoá chất ăn mòn được sử dụng để khắc những hoạ tiết và mở cửa sổ trên lớp vật liệu điện môi.

Ăn mòn khô - trong kỹ thuật ăn mòn khô, tấm silicon được đưa vào trong buồng chân không, sau đó hỗn hợp khí dùng cho ăn mòn được đưa vào trong buồng phản ứng. Ở chân không thích hợp, dưới tác dụng của nguồn cao tần, khí ăn mòn bị ion hoá và chúng ta thu được hỗn hợp plasma của khí nói trên bao gồm các ion F+ do đó SiO2 hoặc Si … bị ăn mòn và tạo ra các sản phẩm phản ứng tương ứng.

Nhờ kỹ thuật này mà chúng ta có thể mang lại kỹ thuật ăn mòn vật liệu với hệ số tỷ lệ d/w (sâu/cao) rất lớn. Tuỳ theo độ dầy và vật liệu mà người ta chọn các chế độ ăn mòn khác nhau. Với kỹ thuật này các hãng sản xuất lớn có thể phân đoạn thiết bị dành riêng cho quá trình ăn mòn “nông” với một vài micromet chiều sâu cho tới thiết bị có thể ăn mòn qua tấm silicon (cỡ 400 micrô-mét) chỉ trong hai giờ. Thông tin thêm về lý thuyết hoặc kỹ thuật ăn mòn khô có thể tìm thấy tạiwww.stsystems.com và www.adixen.com là hai nhà sản xuất thiết bị ăn mòn khô nổi tiếng nhất hiện nay.

Kỹ thuật màng mỏng – chủ yếu để tạo những lớp vật liệu có bề dày như mong muốn lên trên một lớp vật liệu khác. Đây là quá trình đòi hỏi khá nhiều kiến thức bổ xung như kỹ thuật chân không, cấu trúc vật liệu…Các kỹ thuật cơ bản để tạo màng mỏng ở đây gồm hai phương pháp – vật lý và hoá học. Phương pháp vật lý bao gồm: phún xạ (sputtering), bốc bay nhiệt (evaporation), phương pháp phun tĩnh điện…. Trong khi đó phương pháp hoá học có: lắng đọng hoá học pha hơi (CVD), lắng đọng hoá học pha hơi áp suất thấp (LPCVD), và Sol-gel.

Đo đạc và khảo sát thông số công nghệ - đây là giai đoạn sau khi phiến silicon đã đi qua các bước công nghệ trong phòng sạch. Ở khâu này người kỹ sư cần xác định các đặc tuyến I-V, C-V hoặc điện trở (R), dòng dò, chế độ làm việc.…của linh kiện. Lúc này, các chíp vẫn nằm trên phiến. Để có thể tiến hành các bước tiếp sau, người kỹ sư phải cắt rời các chíp trên tấm silicon, và ở giai đoạn này chíp còn được gọi là “die”. Như vậy, chúng ta đã đi qua một số bước cơ bản nhất của quá trình chế tạo chíp trong phòng sạch. Ở phần sau chúng tôi sẽ trình bày khâu đóng vỏ, một trong những công đoạn quan trọng trong cả quy trình chế tạo chíp bán dẫn.

Mai Tùy Phong

Read More

Công nghệ đóng gói bề mặt (SMT)

Đầu tháng 5/2008, tại Hà Nội sẽ diễn ra hội chợ triển lãm về công nghiệp điện tử. Khách tham quan triển lãm sẽ có cơ hội diện kiến những cỗ máy, những công nghệ đang ngày đêm góp phần vào sự phát triển của nền công nghiệp điện tử toàn cầu. Theo thông tin do TĐH nhận được, các hãng sãn xuất thiết bị cho nền công nghiệp điện tử sẽ tập trung vào giới thiệu các dây truyền hàn linh kiện bề mặt. Nhân sự kiện này chúng tôi xin gửi tới quý độc giả một số khái niệm về công nghệ tiên tiến này với mong muốn rằng chúng ta sẽ có những khái niệm cơ bản khi tiếp xúc với các cỗ máy làm nên sự thành công cho bao tập đoàn điện tử hàng đầu thế giới.

Khái niệm về công nghệ hàn linh kiện bề mặt (SMT)

Công nghệ hàn linh kiện bề mặt là phương pháp gắn các linh kiện điện tử trực tiếp lên trên bề mặt của bo mạch (PCB). Các linh kiện điện tử dành riêng cho công nghệ này có tên viết tắt là SMD. Trong công nghiệp điện tử, SMT đã thay thế phần lớn công nghệ đóng gói linh kiện trên tấm PCB xuyên lỗ theo đó linh kiện điện tử được cố định trên bề mặt PCB bằng phương pháp xuyên lỗ và hàn qua các bể chì nóng.

Lắp ráp linh kiện trên PCB theo công nghệ xuyên lỗ	Theo công nghệ SMT

Công nghệ SMT được phát triển vào những năm 1960 và được áp dụng một cách rộng rãi vào cuối những năm 1980. Tập đoàn IBM của Hoa kỳ có thể được coi là người đi tiên phong trong việc ứng dụng công nghệ này. Lúc đó linh kiện điện tử phải được gia công cơ khí để đính thêm một mẩu kim loại vào hai đầu sao cho có thể hàn trực tiếp chúng lên trên bề mặt mạch in. Kích thước linh kiện được giảm xuống khá nhiều và việc gắn linh kiện lên trên cả hai mặt của PCB làm cho công nghệ SMT trở lên thông dụng hơn là công nghệ gắn linh kiện bằng phương pháp xuyên lỗ, cho phép làm tăng mật độ linh kiện. Thông thường, mỗi linh kiện được cố định trên bề mặt mạch in bằng một diện tích phủ chì rất nhỏ, và ở mặt kia của tấm PCB linh kiện cũng chỉ được cố định bằng một chấm kem hàn tương tự. Vì lý do này, kích thước vật lý của linh kiện ngày càng giảm. Công nghệ SMT có mức độ tự động hóa cao, không đòi hỏi nhiều nhân công, và đặc biệt làm tăng công suất sản xuất.

Kỹ thuật gắn chíp - Các hãng khác nhau sở hữu những bí quyết và độc quyền công nghệ khác nhau khi chế tạo các loại máy gắn chíp trên dây truyền SMT. Tuy vậy, những công đoạn từ lúc nạp liệu cho tới lúc thành phẩm (bo được gắn chíp) thì tương đối giống nhau. Các công đoạn đó bao gồm: 1) quét hợp kim hàn (kem hàn) lên trên bo mạch trần vào các vị trí trên đó có mạ sẵn chân hàn bằng vàng, thiếc-chì, bạc…2) gắn chíp, gắn IC 3) gia nhiệt – làm mát 4 ) kiểm tra và sửa lỗi.

Quét hợp kim hàn

Trên bề mặt mạch in không đục lỗ, ở những nơi linh kiện được gắn vào, người ta đã mạ sẵn các lớp vật liệu dẫn điện như thiếc-chì, bạc hoặc vàng – những chi tiết này được gọi là chân hàn (hay lớp đệm hàn). Sau đó, kem hàn, thường thấy dưới dạng bột nhão là hỗn hợp của hợp kim hàn (có thành phần khác nhau, tùy vào công nghệ và đối tượng hàn) và các hạt vật liệu hàn, được quét lên trên bề mặt của mạch in. Để tránh kem hàn dính lên trên những nơi không mong muốn người ta phải sử dụng một dụng cụ đặc biệt gọi mà mặt nạ kim loại (metal mask – hoặc stencil) làm bằng màng mỏng thép không gỉ trên đó người ta gia công, đục thủng ở những vị trí tương ứng với nơi đặt chíp trên bo mạch-bằng cách này, kem hàn sẽ được quét vào các vị trí mong muốn. Nếu cần phải gắn linh kiện lên mặt còn lại của bo mạch, người ta phải sử dụng một thiết bị điều khiển số để đặt các chấm vật liệu có tính bám dính cao vào các vị trí đặt linh kiện. Sau khi kem hàn được phủ lên trên bề mặt, bo mạch sẽ được chuyển sang máy đặt chíp (pick-and-place machine).

(mẫu mặt nạ kim loại)

Gắn chíp, gắn IC

Các linh kiện SMDs, kích thước nhỏ, thường được chuyển tải tới dây truyền trên băng chứa (bằng giấy hoặc nhựa) xoay quanh một trục nào đó. Trong khi đó IC lại thường được chứa trong các khay đựng riêng. Máy gắp chip được điều khiển số sẽ gỡ các chip trên khay chứa và đặt chúng lên trên bề mặt PCB ở nơi được quét kem hàn. Các linh kiện ở mặt dưới của bo mạch được gắn lên trước, và các chấm keo được sấy khô nhanh bằng nhiệt hoặc bằng bức xạ UV. Sau đó bo mạch được lật lại và máy gắn linh kiện thực hiện nốt các phần còn lại trên bề mặt bo.

Gia nhiệt – làm mát

Sau khi quá trình gắp, gắn linh kiện hoàn tất, bo mạch được chuyển tới lò sấy. Đầu tiên các bo tiến vào vùng sấy sơ bộ nơi mà ở đó nhiệt độ của bo và mọi linh kiện tương đối đồng đều và được nâng lên một cách từ từ. Việc này làm giảm thiểu ứng suất nhiệt khi khi quá trình lắp ráp kết thúc sau khi hàn. Bo mạch sau đó tiến vào vùng với nhiệt độ đủ lớn để có thể làm nóng chảy các hạt vật liệu hàn trong kem hàn, hàn các đầu linh kiện lên trên bo mạch. Sức căng bề mặt của kem hàn nóng chảy giúp cho linh kiện không lệch vị trí, và nếu như bề mặt địa lý của chân hàn được chế tạo như thiết kế, sức căng bề mặt sẽ tự động điều chỉnh linh kiện về đúng vị trí của nó. .

(thiết bị gắn chíp SM421 của Samsung)

Có nhiều kỹ thuật dùng cho việc gia nhiệt, ủ bo mạch sau quá trình gắp, gắn. Những kỹ thuật mà ta thường gặp sử dụng đèn hồng ngoại, khí nóng. Trường hợp đặc biệt người ta có thể sử dụng chất lỏng CF4 với nhiệt độ sối lớn. kỹ thuật này được gọi là gia. Phương pháp này đã không còn là ưu tiên số một khi xây dựng các nhà máy. Hiện nay người ta sử dụng nhiều khí nitơ cho hoặc khí nén giầu ni-tơ trong các lò ủ đối lưu. Dĩ nhiên, mỗi phương pháp có những ưu điểm và nhược điểm riêng. Với phương pháp ủ dùng IR, kỹ sư thiết kế phải bố trí linh kiện trên bo sao cho những linh kiện thấp hơn không rơi vào vùng của các linh kiện cao hơn. Nếu người thiết kế biết trước được các chu trình nhiệt hoặc quá trình hàn đối lưu thì anh ta sẽ dễ dàng hơn trong việc bố trí các linh kiện gắn trên bo. Với một số thiết kế, người ta phải hàn thủ công hoặc lắp thêm các linh kiện đặc biệt, hoặc là tự động hóa bằng cách sử dụng các thiết bị hồng ngoại tập trung. Sau quá trình hàn các bo mạch phải được “rửa” để gỡ bỏ những phần vật liệu hàn còn dính trên đó vì bất kỳ một viên vật liệu hàn nào trên bề mặt bo cũng có thể làm ngắn mạch của hệ thống. Các vật liệu hàn khác nhau được rửa bằng các hóa chất khác nhau được tẩy rửa bằng các dung môi khác nhau. Phần còn lại là dung môi hòa tan được rửa bằng nước sạch và làm khô nhanh bằng không khí nén. Nếu không chú trọng tới hình thức và vật liệu hàn không gây hiện tượng ngắn mạch hoặc ăn mòn, bước làm sạch này có thể là không cần thiết, tiết kiệm chi phí và giảm thiểu ô nhiễm chất thải.

Kiểm tra và sửa lỗi

Cuối cùng bo mạch được đưa sang bộ phận kiểm tra quang học để phát hiện lỗi bỏ sót linh kiện hoặc sửa các lỗivị trí của linh kện. Trong trường hợp cần thiết, chúng ta có thể lắp đặt thêm một số trạm kiểm tra quang học cho dây truyền công nghệ sao cho có thể phát hiện lỗi sau từng mỗi công đoạn..

(hình ảnh kiểm tra sản phẩm sau quá trình hàn nhiệt bằng X-ray)

Ở công đoạn này chúng ta có thể sử dụng các máy AOI (automated Optical Inspection) quang học hoặc sử dụng X-ray. Các thiết bị này cho phép phát hiện các lỗi vị trí, lỗi tiếp xúc của các linh kiện và kem hàn trên bề mặt của mạch in.

Lợi điểm khi sử dụng công nghệ SMT

• Linh kiện nhỏ hơn
• Cần phải tạo ra rất ít lỗ trong quá trình chế tạo PCB
• Quá trình lắp ráp đơn giản hơn
• Những lỗi nhỏ gặp phải trong quá trình đóng gói được hiệu chỉnh tự động (sức căng bề mặt của kem hàn nóng chảy làm lệch vị trí của linh kiện ra khỏi vị trí của chân hàn trên bo mạch)
• Có thể gắn linh kiện lên trên hai mặt của bo mạch
• Làm giảm trở và kháng của lớp chì tiếp xúc (làm tăng hiệu năng của các linh kiện cao tần)
• Tinh năng chịu bền bỉ hơn trong điều kiện bị va đập và rung lắc
• Giá linh kiện cho công nghệ SMT thường rẻ hơn giá linh kiện cho công nghệ xuyên lỗ
• Các hiệu ứng cao tần (RF) không mong muốn ít xảy ra hơn khi sử dụng công nghệ SMT so với các linh kiện cho dùng công nghệ hàn chì, tạo điều kiện thuận lợi cho việc dự đoán các đặc tuyến của linh kiện.

Công nghệ SMT ra đời, thay thế dần dần công nghệ đóng gói xuyên lỗ, điều này không có nghĩa là SMT hoàn toàn lý tưởng. Những điểm cần phải khắc phục ở công nghệ này là quá trình công nghệ chế tạo SMT công phu hơn nhiều so với việc sử dụng công nghệ đóng gói xuyên lỗ, đầu tư ban đầu tương đối lớn và tốn thời gian trong việc lắp đặt hệ thống.

Do kích thước linh kiện rất nhỏ, độ phân giải của các linh kiện trên bo là rất cao nên việc nghiên cứu, triển khai công nghệ này một cách thủ công sẽ làm cho tỷ lệ sai hỏng tương đối lớn và tốn kém.

Hiện nay các sản phẩm SMT tương đối đa dạng đáp ứng đủ các nhu cầu từ thủ công tới tự động hóa hoàn toàn. Hầu như các hãng sản xuất thiết bị SMT hàng đầu thế giới đều tham gia triển lãm lần này như Samsung-SMT, Speedline (Mỹ) hay Juki (Nhật bản). Với sự xuất hiện của sản phẩm SMT, với xu hướng dịch chuyển đầu tư, Việt Nam chắc chắn sẽ trở thành những quốc gia có nền công nghiệp điện tử phát triển trong khu vực và trên thế giới trong tương lai không xa.

ACROSEMI

Read More

Nông nghiệp không nông dân

Nhật đang đẩy mạnh sử dụng công nghệ vũ trụ để tiến tới tự động hóa toàn diện sản xuất nông nghiệp, thực hiện “nông nghiệp không nông dân” - một viễn cảnh nhiều người còn chưa thể tưởng tượng.

Tháng Một năm nay, Chính phủ Nhật công bố “Kế hoạch vũ trụ cơ bản”, đề xuất trong 10 năm tới sẽ phóng hơn 40 vệ tinh.

Nhà nước đang tìm cách thu hút vốn đầu tư từ các công ty tư nhân để thực hiện dự án tốn kém này nhằm mục tiêu sử dụng vệ tinh để kích hoạt sản xuất nông nghiệp không dùng sức người, tức nông nghiệp tự động hóa toàn diện. 

Đó là quá trình sản xuất nông nghiệp được thao tác và quản lý toàn diện bằng cách sử dụng các loại thiết bị cơ khí nông nghiệp hoặc xe-máy không người lái, sử dụng hệ thống định vị bằng vệ tinh; người điều khiển chỉ căn cứ vào hình ảnh theo dõi do các thiết bị, xe, máy đó truyền tới để phán đoán tình hình và đưa ra quyết định xử lý. 

Hiện nay một nhóm nghiên cứu do Nhật dẫn đầu đang sử dụng hệ thống định vị toàn cầu kiểu Nhật để vận hành máy kéo không người lái trên các cánh đồng ở bang New South Wales tại Australia, nơi được lựa chọn để thí nghiệm triển khai nông nghiệp tự động hóa. Các máy kéo này di chuyển với phạm vi sai số không quá 5 cm. Malaysia và Đài Loan cũng quan tâm tới công nghệ này.

Hệ thống định vị toàn cầu kiểu Nhật là hệ thống vệ tinh định vị chất lượng cao Quasi-Zenith Satellite System (QZSS), tiếng Nhật là Juntencho, âm Hán-Nhật là Chuẩn thiên đỉnh, bao phủ vùng Đông Á và châu Đại Dương. Vệ tinh Juntencho đầu tiên có tên Michibiki được phóng ngày 11/9/2010. 

Với những chiếc máy nông nghiệp không người lái này,
việc trồng lúa có thể tự động hóa hoàn toàn.

Hệ thống GPS hiện hành ở Nhật chủ yếu vẫn dựa vào các vệ tinh của Mỹ. Nhưng do nước này có nhiều đồi núi nên tín hiệu GPS khó có thể hoàn toàn phủ kín các vùng, và định vị vẫn tồn tại sai số khá lớn, vào khoảng 10 m. Kế hoạch vũ trụ cơ bản công bố hồi tháng Một năm nay đề xuất, trước năm 2033 sẽ tăng số lượng vệ tinh QZSS từ một hiện nay lên bảy cái, nhằm xây dựng hệ thống định vị riêng của Nhật, bảo đảm bất kỳ vùng nào trong cả nước Nhật đều có thể nhận được số liệu xác định phương vị với sai số không quá 5 m.

Hệ thống mới này sẽ mở đường cho tiến trình sử dụng số liệu vệ tinh để phục vụ nông nghiệp. “Chúng tôi đã tiến gần đến thời đại toàn bộ thực hiện tự động hóa từ việc gieo trồng cho tới việc thu hoạch” - một giám đốc công ty nói. Người ta cũng đang tăng cường khả năng sử dụng xe không người lái và máy móc loại nhỏ không người điều khiển để tiến hành kiểm tra các thiết bị hạ tầng cơ sở.

Dự tính đến năm 2020, hệ thống định vị QZSS có thể đem lại hiệu quả kinh tế kèm theo lên tới 139 nghìn tỷ Yen trong phạm vi nước Nhật và 2.570 tỷ Yen trên phạm vi châu Á và châu Đại Dương được hệ thống này bao phủ. 

Cuộc cạnh tranh trong lĩnh vực công nghệ vệ tinh đang diễn ra quyết liệt. Năm ngoái, Google bỏ ra 500 triệu USD mua lại công ty Skybox Imaging - nhà cung cấp những hình ảnh chụp vệ tinh có độ phân giải cao nhất cùng các phân tích dữ liệu và video Trái đất từ xa, đang khai thác hơn 20 vệ tinh cực nhỏ. Google còn đầu tư một tỷ USD vào dự án vệ tinh Internet của Công ty SpaceX với tham vọng phủ sóng Internet lên tận sao Hỏa. Space X đang bắt đầu kế hoạch sản xuất khoảng 700 vệ tinh thu phát sóng có khả năng hoạt động cùng nhau. NASA dự đoán từ năm 2014 đến 2024, toàn thế giới tổng cộng sẽ phóng hơn 780 vệ tinh thương mại. Có quan điểm cho rằng ngày nay vệ tinh đã trở thành “thiết bị hạ tầng cơ sở thứ 5”, sau đường ống dẫn nước máy, điện, khí đốt (gas) và điện thoại.

H.H (Tổng hợp)/Tia sáng

Read More

bài thuốc chữa ung thư vú

chỉ cần lấy 9 đọt rau Trai, 9 tép hành lá, 3 tép tỏi, một cục phèn chua bằng ngón chân cái. Đem nghiền nát tất cả những thứ ấy lại với nhau, rồi đem bó ở cổ tay người bệnh trong thời gian 3 ngày. Nếu người bệnh bị đau ngực trái thì bó cổ tay bên phải và ngược lại (gọi là đau Nam chữa Bắc). Ông còn dặn thêm là đừng nói cho người bệnh biết thì sẽ hiệu nghiệm hơn. Nói xong ông cười cách hiền lành: nghĩ lại coi có đúng không, mua tất cả những thứ ấy chỉ tốn khoảng 1000 đồng (VN) thôi. Nhưng đừng để bệnh quá muộn, nghĩa là khi nó di căn rồi thì khó đấy!

Read More

Mạch chỉnh lưu nhân đôi điện áp

Hình trên giới thiệu các Mạch chỉnh lưu nhân đôi điện áp bằng cầu diode. 

1./.  Biến áp ra hai nửa điện áp và Cầu Diode
Sự hoạt động của mạch này được giải thích như sau:
Giả sử tại nửa chu kỳ đầu ở điểm 1 là dương thì điểm 3 sẽ là âm (điểm số 2 ở giữa là điểm 0V)thì dòng điện sẽ chạy từ điểm 1 qua diode D4 để nạp vào Tụ điện C1 để về điểm giữa số.
Đồng thời cũng trong nửa Chu kỳ này, dòng điện từ điểm 2 mặc dù là 0V so với điểm 1 nhưng nó sẽ là dương so với điểm 3 theo nguyên lý Hiệu Điện thế cho nên nó sẽ nạp vào Tụ điện C2 và chạy về điểm số 3.
Tại nửa Chu âm (tiếp theo nửa Chu kỳ dương vừa xét) thì điểm 1 sẽ trở thành âm và điểm 3 sẽ trở thành dương (điểm 2 vẫn là 0V so với điểm 1 và điểm 3) nên lúc này dòng điện sẽ từ điểm 3 đi qua diode D2 để nạp vào Tụ điện C1 và về điểm giữa.
Đồng thời, dòng điện sẽ từ điểm 2 (lúc này là dương so với điểm 1) sẽ nạp qua Tụ điện C2 và chạy qua diode D3 để về điểm 1.
Vì thế, Mạch cầu chỉnh lưu nói trên đã hoàn thành cho cả hai nửa Chu kỳ âm và dương để kết thúc trọn vẹn quá trình nắn dòng xoay chiều thành dòng một chiều tạo ra nguồn điện 2 cực tính (hay còn gọi là Nguồn Âm - Dương) là +Vcc, 0V và -Vcc...
Nói chính xác ra là Mạch Chỉnh lưu này là mạch tạo ra Nguồn 2 cực tính âm - dương, không phải làMạch nắn nhân đôi điện áp vì Điện áp ra trên +Vcc và -Vcc tuy là bằng 2 lần điện áp trên hai điểm ra 1 và 2 hoặc 2 và 3 nhưng cũng bằng đúng điện áp lấy ra trên 1 và 3.

2./.  Biến áp một đường nguồn và Cầu Diode
Đây là kiểu sử dụng Cầu Diode để nắn nhân đôi điện áp ra như mạch bên đây. Nguyên lý hoạt động được giải thích như sau:

Giả sử tại nửa chu kỳ dương là điểm 1 dương thì điểm 2 sẽ là âm cho nên dòng điện sẽ đi từ điểm 1 để nạp vào Tụ điện C2 và đi qua Diode D1 để về điểm 2. Trong nửa chu kỳ này Tụ điện C1 và D2 không hoạt động.
Đến nửa Chu kỳ tiếp theo là nửa chu kỳ âm thì điểm 1 sẽ là âm và điểm 2 sẽ là dương nên lúc bấy giờ dòng điện sẽ từ điểm 2 chạy qua D2 để nạp vào Tụ điện C1 và về điểm 1 để hoàn thành việc chỉnh lưu cả hai nửa chu kỳ thành một nguồn điện áp hai cực tính âm - dương có tổng giá trị điện áp bằng hai lần điện áp ra trên cuộn thứ cấp của biến áp..
Thực ra trong mạch này Diode D4 và D3 không có tác dụng chẳng qua là vì có sẵn Cầu nắn và có mục đích muốn nắn nhân đôi điện áp thì tiện dụng để sử dụng mà thôi.

Mạch bên đây cũng sử dụng Cầu nắn diode để nắn nhân đôi điện áp với nguyên lý cũng giống mạch trên tuy nhiên nó chập đôi hai nhánh diode với nhau để tăng được gấp đôi khả năng chịu đựng dòng điện cần nắn đi qua các Diode.

Mạch nắn nhân đôi điện áp bằng 2 diode

Có ít nhất hai kiểu mạch nắn nhân đôi điện áp đo là cách dùng Cầu Diode để nắn và cách chỉ cần dùng hai diode để nắn nhân đôi điện áp như hình trên...

Nguyên lý hoạt động của mạch này được giải thích đơn giản như sau:
Giả sử tại nửa chu kỳ dương là điểm 1 dương thì điểm 2 sẽ là âm cho nên dòng điện sẽ đi từ điểm 1 để nạp vào Tụ điện C2 và đi qua Diode D1 để về điểm 2. Trong nửa chu kỳ này Tụ điện C1 và D2 không hoạt động.
Đến nửa Chu kỳ tiếp theo là nửa chu kỳ âm thì điểm 1 sẽ là âm và điểm 2 sẽ là dương nên lúc bấy giờ dòng điện sẽ từ điểm 2 chạy qua D2 để nạp vào Tụ điện C1 và về điểm 1 để hoàn thành việc chỉnh lưu cả hai nửa chu kỳ thành một nguồn điện áp hai cực tính âm - dương có tổng giá trị điện áp bằng hai lần điện áp ra trên cuộn thứ cấp của biến áp...

Tác giả bài viết: Dr Trần Phúc Ánh

Read More

Bảo vệ transistor Blocking - Switching

Trong bất kỳ nguồn Blocking hay Switching thì Xung ngược sinh ra thường lớn gấp 3 đến 10 lần so với Xung thuận vì vậy transistor làm việc trong điều kiện rất “nguy hiểm” vì có nhiều vấn đề rất phức tạp:

·      Kháng bão hoà:

Hiện tượng kháng bão hoà của biến áp là một trong những trường hợp nguy hiểm nhất đối với cả biến áp và cả transistor. Các cuộn dây của biến áp bị bão hoà kháng do một trong ba nguyên nhân:

–Bị quá tảiB: Do tải tiêu thụ quá mạnh vượt quá công suất cho phép của biến áp thì kháng trở của các cuộn biến áp cũng sẽ bị suy giảm đột ngột;

–  Do tần số thấp: Dòng điện đưa vào cuộn dây có tần số nhỏ hơn tần số làm việc cho phép của biến áp làm giảm kháng trở của cuộn dây;

–  Do sườn xung “dừng” quá dài: Việc kéo dài trạng thái biên độ cực đại của dòng điện xung đưa vào cuộn L1 cũng sẽ làm cho cuộn L1 bị bão hoà vì sau một khoảng thời gian nhất định sau khi cuộn L1đáp ứng kháng trở để chống lại sự tăng đột ngột biên độ của xung thì nó sẽ ngừng lại và sẽ đột ngột suy giảm trở kháng về 0. Lúc này, transistor sẽ bị rơi vào tình trạng ngắn mạch tải (tải của Q1 là cuộn L1của biến áp) và có nguy cơ bị đánh hỏng do làm việc quá công suất.

Do đó, quá trình kích thích để làm cho Q1 bão hoà sớm nhằm giảm tổn thất năng lượng trên Q1 được xác định sao cho sườn xung dài nhất không vượt quá khoảng thời gian cảm kháng cho phép của L1: Trong khoảng thời gian này L1 vẫn duy trì được cảm kháng để chống lại sự biến thiên của dòng điện và điện áp.

Ta hãy phân tích và lý giải kỹ hiện tượng này như sau: Nếu cung cấp cho cuộn L1 một xung vuông thì lúc ban đầu do xung xuất hiện đột ngột nên có thể nói rằng xung đó đã gây nên một biến thiên đột ngột về điện áp từ giá trị ban đâu bằng 0V cho tới giá trị biên đỉnh của xung nên ngay lúc đầu cuộn dây L1 sẽ sinh ra một suất điện động cảm ứng chống lại sự tăng đột ngột của điện áp xung và được xác định bởi:

E = – L1.di/dt

Khi đó ta có thể biểu thị cuộn L1 như một nguồn phát điện với suất điện động là E, nên ta có thể rút gọn sơ đồ mạch điện thành một mạch có hai nguồn điện song song và áp dụng định luật Kirshoff đối với giá trị điện áp tức thời cho mạch điện này như sau:

Khi cuộn L1 được cung cấp một xung có điện áp là VCCthì nó sẽ tạo ra một dòng điện ban đầu i qua L1:

i = VCC/ (ZL1 + ZBat )

Trong đó, ZL1: Trở kháng của cuộn L1, ZBat: Trở kháng của nguồn VCC.

Khi đó i sẽ sinh ra suất điện động cảm ứng lên L1 theo hệ thức nói trên sao cho nó chống lại sự “xâm nhập” của dòng điện từ nguồn cung cấp của VCC. Vì thế, hai điện áp được tạo bởi VCC và của L1 là E sẽ có giá trị khác nhau nhưng có cùng chiều (để chống lại sự tăng trưởng của dòng điện i qua mạch) nên cường độ dòng điện qua mạch sẽ dược xác định bởi:

i = (VCC – E)/(ZL1 + ZBat )

Khi đó, nếu E < VCC thì i sẽ đi từ nguồn VCC vào L1. Ngược lại, nếu E > VCC thì i sẽ đi ngược từ L1qua nguồn V­CC.

Nếu điện áp của xung VCC biến thiên càng nhanh thì sự biến thiên của i cũng sẽ càng lớn nên E cũng sẽ càng lớn và có thể lớn hơn VCC và làm cho trở kháng tương đương của toàn mạch được xác định bởi:

Z = VCC/i > (ZL1 + ZBat)

Khi thời gian tồn tại của xung càng dài thì cường độ dòng điện i qua L1 sẽ càng tăng bởi:

i = – òE.dt/L1 » – òVCC.dt/L1

Cho đến thời điểm i dạt giá trị cực đại (bão hoà) bằng I thì cường độ dòng điện sẽ không biến thiên (vì đã đạt cực đại nên không thể tăng thêm nữa) nên suất điện động cảm ứng của L1 bị triệt tiêu. Khi đó, dòng điện qua mạch không còn bị cảm kháng của L tác động (nhiều nghiên cứu đã chứng minh được rằng cảm kháng chỉ có tác dụng khi cường độ dòng điện qua nó biến thiên do nó sinh ra suất điện động cảm ứng để chống lại sự biến thiên của dòng điện qua nó) tức là trở kháng của L1 bị triệt tiêu vì thế L1chỉ còn thuần trở RL1 của cuộn dây mà thôi.

Vì thuần trở của L1 là rất bé (chỉ dưới 1 W) nên lúc này cường độ dòng điện sẽ tăng vọt và sẽ làm đoản mạch đối với L1 (trạng thái tăng vọt cường độ cũng sẽ được tạo bởi vài giai đoạn quá độ do khi cường độ dòng điênj từ trạng thái bão hoà chuyển sang trạng thái tăng vọt thực sự cũng sẽ tạo nên sự biến thiên mạnh của cường độ dòng điện và làm cho L1 lại có thể sinh ra suất điện động cảm ứng nhưng lúc này vì dòng điện này quá mạnh nên nó sẽ làm cho cuộn L1 bị quá tải và suất điện động do nó sinh ra không đủ để chống lại sự tăng dòng nói trên).

Như vậy, đây là trường hợp nguy hiểm nhất đối với mạch nguồn Blocking cũng như cho cả các mạch nguồn Switching sau này.

·        {C}{C}

{C}{C}Xung ngược

Xung ngược là một trong những vấn đề nan giải đối với các mạch điện có dòng điện biến thiên khi đi qua các phần tử có tính cảm kháng bởi nó luôn sinh ra trên các phần tử có tính cảm kháng một suất điện động tự cảm rất lớn và độ dài xung rất ngắn mà từ đó có khả năng gây nên một hiện tượng được gọi là “hiệu ứng xuyên tiếp giáp” làm cho năng lượng của nó có thể xâm nhập qua các tiếp giáp bán dẫn một cách rất dễ dàng và có thể đánh thủng các tiếp giáp vì trị tức thời của biên độ xung quá cao... không những vậy, các xung ngược có khả năng gây hài rất mạnh nên nó là nguyên nhân gây nên nhiễu loạn điện từ cho nhiều thiết bị điện tử.

Vì thế, người ta cần phải triệt bỏ năng lượng của xung ngược sao cho càng “sạch” thì càng tốt. Thế nhưng do như đã từng lý luận nói trên, người ta vẫn phải chấp nhận sự tồn tại của nó và cũng chỉ triệt bỏ được phần nào. Về cơ bản, người ta chỉ mong muốn triệt bớt biên độ (hay năng lượng trung bình) của các xung ngược mà thôi.

Có nhiều giải pháp để triệt tiêu bớt biên độ của xung ngược:

–  Có thể dùng xung ngược để cung cấp năng lượng cho một số trường hợp sử dụng với yều công suất rất nhỏ (với cường độ dòng điện cần sử dụng rất nhỏ, cỡ vài chục mA trở xuống) hoặc với yêu cầu về độ ổn định điện áp không cao...

– Thiết lập mạch triệt xung ngược:

Mạch triệt xung ngược của nguồn Blocking rất đơn giản chỉ gồm một tụ C3 và điện trở R3. Bởi vì ta đều biết rằng xung ngược có thời gian rất ngắn tương ứng với một tần số xung động rất cao được xác định bởi:

fInv Pulse = 1/2t

Trong đó, t: Thời gian tồn tại của xung ngược, thường vào khoảng vài mS đến vài chục mS.

Khi đó, trở kháng của tụ C3 đối với xung ngược sẽ rất bé và được xác định bởi:

ZC3 = 1/w.C3 = 1/2p.f.C3 = t/4p.C3

Nên khi đó, phần lớn năng lượng của xung ngược sẽ thoát qua tụ C3 để xuống âm nguồn. Điện trở R3được ghép với tụ C3 để tạo hằng số thời gian C3.R3 tương ứng với hằng thời gian t của xung ngược.

Chú ý: Trong tất cả các mạch dao động hoặc là các mạch điện có xung điện áp (có dòng điện không sin) có tải là biến áp hoặc là cảm kháng thì nhất thiết cần phải có mạch dập xung ngược ít nhất là bằng một tụ điện được xác định theo hằng số thời gian của chu kỳ xung ngược. Nếu không có tụ dập xung ngược này thì không những transistor mà các diode đều bị nóng rất nhanh và có thể dẫn đến bị đánh thủng và bị phá hỏng. Không những thế, hiệu suất nguồn cũng rất thấp vì cường độ dòng điện tiêu thụ trở nên rất lớn.

Tuy nhiên, đối với nguồn Blocking, vì sự biến thiên của di /dt không phải quá lớn (như đã phân tích trên đâyn, biên dạng của dòng điện có dạng gần với một hình sin nên tốc độ biến thiên của di /dt không quá lớn mà vì vậy biên độ xung ngược sinh ra cũng không quá cao), vì thế mạch triệt xung ngược đối với nguồn Blocking không đòi hỏi phải quá phức tạp. Còn đối với nguồn Switching (sẽ được trình bày ở chương sau) thì do sự biến thiên của cường độ dòng điện rất đột ngột tạo hai thời điểm tăng và giảm (tăng tức thời và giảm cũng tức thời) nên tốc độ biến thiên của di /dt cực lớn mà vì vậy xung ngược của nguồn Switching có biên độ rất cao (lớn hơn so với xung ngược của Blocking tới 3 ¸ 5 lần).

·        {C}Biên độ xung kích

Như đã trình bày ở các phần trên, biên độ xung kích hay còn gọi là xung phản hồi dương để tạo dao động tự kích cũng là một vấn đề rất quan trọng. Nó xác định không những cả về công suất cho phép cung cấp cho tải mà cả về độ an toàn cho cả mạch nguồn...

Theo các mạch nói trên, ta thấy rằng, điện áp xung kích đưa về hồi tiếp dương từ cuộn hồi tiếp L2 gần như tác động trực tiếp vào Base của Q1.

Trên thực tế, mỗi vòng của các cuộn dây của biến áp xung luôn đạt được vào khoảng 1,2 ¸ 1,5VP – P  đối với xung thuận và khoảng 5 ¸ 7VP – Pđối với xung ngược và cuộn hồi tiếp dương để kích dao động cho mạch là khoảng 3 ¸ 4 vòng nên điện áp hồi tiếp dương theo chiều thuận tác động vào Base của transistor đã lên tới khoảng 6VP – P rất nguy hiểm cho transistor nếu khi mạch nguồn có công suất rất lớn. Với điện áp này và nếu với công suất của biến áp xung rất lớn (cỡ trên một chục Watt trở lên) thì nó có thể đánh thủng tiếp giáp B – E của transistor (vì điện áp làm việc của tiếp giáp B – E chỉ cho phép dưới 1VDC).

Để hạn chế mức biên của điện áp hồi tiếp dương thì cần phải thiết lập thêm  một điện trở R4 (làm điện trở ghánh cho tiếp giáp B – E của Q1) nối tiếp với tụ hồi tiếp dương kích dao động C1 để làm giảm biên độ xung sao cho biên độ điện áp đặt vào tiếp giáp B – E luôn được xác định không quá 1VP – P ¸ 2,5VP – P.

Khi đó, vì điện trở R6 làm giảm năng lượng hồi tiếp về cho Q1 nên tụ C1 cần phải được tăng điện dung (trong các mạch đơn giản, tụ C1 có trị số vào khoảng 10nF) để đảm bảo cho cường độ của dòng điện hồi tiếp không bị thay đổi.

Ngoài ra, để thoát các thành phần hài bậc cao do các suất điện động cảm ứng của các cuộn biến áp xung gây ra, cần thiết lập một hệ mạch gồm tụ C5, R5 để triệt bớt các năng lượng hài bậc cao. Khi tụ C5 được ghép thêm vào mạch thì thông số cộng hưởng của mạch sẽ bị thay đổi:

Theo mạch nói trên ta thấy rằng vì C5 nối tiếp với C1 nên mạch cộng hưởng được tạo bởi C1.R6.C5.R5.L2 sẽ bị giảm điện dung, vì thế người ta phải tăng trị số điện dung của tụ C1 lên để đảm bảo hệ số ghép cộng hưởng không bị thay đổi thông số. Kết hợp với việc đáp ứng về cường độ dòng điện hồi tiếp như vừa được đề cập trên đây, trên thực tế C1 thường có giá trị khoảng 100nF.

·        {C}Dòng kích thích ban đầu

Dòng kích thích ban đầu IB0 chính là dòng định thiên hay còn được gọi là dòng phân cực ban đầu để transistor cũng như mạch điện có thể làm việc. Bằng lý thuyết cũng như trên thực tế có thể xác định được được dòng này vào khoảng 1 ¸ 2 mA. Vì thế, nếu mạch nguồn được thiết kế cho nguồn cung cấp là VCC thì điện trở phân cực R1 được xác định sao cho:

IB0 = VCC/R1 = 1¸ 2 mA

·        {C}Tần số dao động

Đối với nguồn Blocking, sự điều chỉnh điện áp ra hoàn toàn tuân thủ vào sự thay đổi của tần số dao động của nguồn.

Thật vậy, khi tần số của nguồn bị thay đổi thì cảm kháng của các cuộn dây của biến áp xung cũng bị thay đổi theo và được xác định bởi:

ZL = w.L = 2p.f.L

Điều đó có nghĩa là nếu tần số dao động của nguồn tăng thì ngay cả cuộn sơ cấp L1 cũng bị tăng cảm kháng và cả cuộn thứ cấp cũng bị tăng theo nên khi cảm kháng sơ cấp tăng thì lẽ dĩ nhiên là dòng cung cấp qua cuộn sơ cấp L1 sẽ bị giảm xuống và đối với cuộn thứ cấp thì khi bị tăng cảm kháng sẽ làm cho sụt áp nội tại trên thứ cấp tăng và sẽ làm cho điện áp mạch ngoài bị giảm.

Tác giả bài viết: Dr Trần Phúc Ánh

Read More